模拟IC设计工程师成长日记

designer

二、LDO PSRR变差，但整体的环路增益、工作状态就是ok的

问题描述：

在PSRR分析和仿真完成后，电路PSRR已经达到了110dB，但是加DFT模式即电阻串加了N开关后，PSRR变差

Debug过程：

因为PSRR就是电路对DVDD纹波被放大到输出的电压的抑制能力，那么就看所有的DVDD到输出的通路就好了，最终定位到DFT加入的NMOS前级反相器的贡献，因为DFT模式，反相器输出高，将NMOS打开，DVDD纹波直接贡献到A点，A点电压会控制线性区的NMOS产生纹波电流I，I和分压电阻的乘积就是贡献到输出VOUT的纹波，该通路就是导致PSRR降低的原因，解决措施就是增大NMOS尺寸，可以理解为减小线性区源随器的gm，这样，纹波导致的电流I就会变小，使得输出纹波减小，提升了PSRR，这里的分析就是一种等效分析，实际上，我们所说的源随器一般都指工作在饱和区的NMOS

designer

模拟IC设计工程师从学生心态向职业人心态的转变往往是某个瞬间！

转眼间，距离上次的日记已间隔4个月，那么为什么说心态转变只是一瞬间呢，下面就聊一下最近一段时间的感悟吧

designer

1. 做事更有主动性
如果说，刚毕业那会在一个中大型模拟芯片设计项目中，首先你负责的必然是一个相对功能独立，难度较易，且对芯片关键性能影响没有那么大的模块电路，也就是我们口中的练手项目，在这个过程中，有比你更高级别的人会cover整个项目的风险，并且会持续帮助你完成自己的block，整个过程处于在一种被呵护的状态下成长，这可能是绝大部分应届生刚毕业的状态，这个时候，你粗心一点或者懒惰一点，导致的后果可能不会那么容易被看到，就导致项目风险与我无关的心态被逐渐印在心里；

designer

随着自己的经验（这里就以时间衡量）不断成长，你的任务也会更加独立，比如负责一个相对小规模的独立芯片设计，往往是老项目的升级或改版，这个时候需要你更加独立的思考各个参数据来由和在系统中的作用，哪些是关键的指标，哪些是可以折衷的指标，它们之间的之约关系是什么，为了兼容不同的封装，版图应该如何布局，会给电路性能带来那些影响，这些都是需要自己去考虑的；

designer

继续往前走会是什么，比如现在自己负责一款全新产品的设计，刚接手时，看着要求极高的设计规格，比如几nV的噪声，几十uV输入失调等，自己心里也发怵：“我能不能把这件事做好”，还是硬着头皮上，开始阶段，对全新的方向先是查文献，翻阅竞品手册，进行学习了解基本的功能和架构，掌握每个参数的含义，然后开始电路设计，每关注一个参数，就会发现之前理解的不到位，存在问题，直到一个一个扫啃完全部参数，才算是对这个产品有了初步的认识了，这个过程没有人去告诉你该做什么，什么时候做，给你的只有目标和时间，给你很大的空间，而主动性就是这样被培养起来的，所以我总结就是，做事要有主动性，主动性是被问题逼出来的，如果一直在别人的遮阳伞下成长，长大后不可避免会缺“钙”

designer

2. 认识到研发人员是项目的主导
在整个项目中，研发设计工程师是一个项目的主导，在芯片设计过程中，遇到不确定的参数是否设计合适，可以通过测试竞品来获取答案，去猜测设计过程中可能会有那些坑，而测试是辅助你的执行者，对于大部分测试人员，他们对芯片内部或者参数都没有很强的概念，更多的是你要告诉他你要测试什么，怎么测，必须做到自己对参数的深刻理解，不能指望这他们来教你，仿真方法和测试方法作为研发必须要自己吃透，这样才能确保芯片设计的可靠性，毕竟研发只停留在仿真设计上，那不就成了纸上谈兵了，哈哈哈

designer

自己作为新项目的开发者角色，已经进入版图及后仿真阶段了，在这个阶段，尤其是对对精度要求较高的项目，版图的寄生、器件的寄生、打线的寄生以及如何实现你的电路设计方案，就对设计人员和layout提出了很高的要求，那就讲讲在这个过程中，我是如何不断成长和提出解决办法的? 首先在电路设计仿真OK后，工作主要移交给layout，这几天主要是对电路进行检查，更加详细的从功耗，功能，整体上去跑前仿真，把电路当作芯片整体去验证，看有没有设计过程中疏忽的东西，比如上电后，有大的功耗，那不然有地方出现问题了，然后就去定位；然后初版layout画好后，就需要开始做后仿真，这个阶段，我都是第一次经历，也需要你给出判断和决策，还好，一步步从方案不可行到逐渐有解决思路，封装、产品经理、老大都会一起帮助去解决，这个过程即紧张又害怕；

designer

最后，方案确定可行后，就需要通过后仿真不断debug并通过改变布局，走线等去避免影响性能的寄生，这个过程是需要你发现并定位问题，然后告诉layout改哪里，怎么该的，所以一名合格的模拟IC工程师必须懂版图，这也得益于在学校自己画过，基本的层次，走线啥的还能看懂一些，然后坐在layout旁边，便分析边学喽，版图是一定要懂的，这样你在设计时就会考虑，那些设计是版图易于实现的，那些是不能实现的，不能将所有压力丢给layout，这是不负责的（如果在学校写写论文只跑个结果的另说了哈哈哈哈），所以一名合格的IC设计者也应该是一名合格的版图工程师，我是这样认为的，哈哈哈，今天就先聊到这了，希望自己的经历能够帮助到更多入行的小伙伴